IBM apresenta primeiro chip com menos de um nanómetro

A IBM anunciou um novo marco na indústria dos semicondutores ao apresentar o primeiro chip do mundo fabricado com tecnologia inferior a um nanómetro (nm). O componente utiliza uma nova arquitetura tridimensional de transístores, denominada nanostack, desenvolvida para ultrapassar os limites físicos da miniaturização dos chips e prolongar a evolução da computação durante a próxima década.

O novo chip, baseado num nó tecnológico de 0,7 nm (7 angstroms), integra cerca de cem mil milhões de transístores numa área equivalente ao tamanho de uma unha, praticamente duplicando a densidade do chip de 2 nm que a IBM apresentou em 2021.

Segundo a empresa, a combinação da arquitetura nanostack com novos materiais e técnicas de fabrico permitirá aumentar o desempenho em mais de 50% ou reduzir o consumo energético em mais de 70%, quando comparado com a tecnologia de 2 nm da IBM. Estas melhorias destinam-se a responder às exigências de áreas como a inteligência artificial generativa, infraestruturas cloud e dispositivos eletrónicos de nova geração.

“O mais recente avanço da IBM em chips representa um marco na computação, levando a tecnologia para além da era dos nanómetros até à escala dos átomos. Com a nossa nova arquitetura nanostack, não estamos apenas a fabricar transístores mais pequenos, estamos a reinventar a forma como os chips são construídos para oferecer uma potência e eficiência energética significativamente superiores”, afirmou Jay Gambetta, diretor da IBM Research e IBM Fellow, em comunicado.

A arquitetura nanostack representa uma evolução da tecnologia de nano-folhas (nanosheets), também desenvolvida pela IBM. Em vez de organizar os transístores apenas num plano horizontal, o novo desenho empilha-os verticalmente através de integração sequencial em 3D, permitindo aumentar significativamente a densidade dos circuitos.

Esta abordagem possibilita ainda utilizar diferentes materiais em cada camada do chip, otimizando individualmente o desempenho e a eficiência energética de cada conjunto de transístores. A IBM revelou igualmente que a tecnologia foi validada experimentalmente através de integração CMOS tridimensional, demonstrando a viabilidade do conceito em operações reais de processamento.

Além da evolução dos transístores, os investigadores da IBM apresentaram na conferência VLSI 2026 uma investigação que demonstra uma redução de 40% na área ocupada pela memória SRAM utilizando a arquitetura nanostack. Segundo a empresa, esta melhoria permitirá desenvolver chips mais eficientes e responder às crescentes necessidades de largura de banda exigidas pelas cargas de trabalho de inteligência artificial.

A IBM considera que esta tecnologia permitirá prolongar o roadmap da indústria dos semicondutores para além da barreira de 1 nm, numa fase em que as dimensões dos componentes se aproximam da escala atómica.

Embora atualmente a designação dos nós tecnológicos represente sobretudo gerações de fabrico e não medidas físicas exatas, a empresa acredita que a arquitetura nanostack permitirá manter a evolução dos semicondutores durante, pelo menos, mais uma década.

O anúncio reforça a estratégia da IBM na investigação em semicondutores, iniciada há várias décadas e que inclui desenvolvimentos como os primeiros chips de 2 nm e tecnologias para computação quântica. A investigação decorre no centro tecnológico da empresa em Albany, Nova Iorque, onde a IBM e os seus parceiros estão a preparar a utilização de equipamentos de litografia ultravioleta extremo de elevada abertura numérica (High-NA EUV), desenvolvidos pela ASML, considerados essenciais para a próxima geração de chips.

A IBM estima que a tecnologia nanostack possa entrar em produção comercial dentro de aproximadamente cinco anos, tornando-se a base para futuras gerações de semicondutores destinados a aplicações de elevado desempenho.